在半导体制造流程中，确保每一颗芯片在出厂前都具备良好的功能和性能，是保证产品质量和客户满意度的关键。其中CP测试（Circuit Probing Test，晶圆探针测试）是半导体制造流程中的关键环节，主要在晶圆（Wafer）阶段对芯片进行电性能测试。

     CP测试是通过探针卡（Probe Card）将测试设备与晶圆上的每个芯片（Die）连接，对芯片的电路功能、参数（如电压、电流、频率、时序等）进行快速检测，以筛选出合格芯片。由于测试是在晶圆级（Wafer Level）进行的，因此也被称为晶圆测试（Wafer Sort 或 Wafer Testing）。

     在未进行划片封装的整片Wafer上，通过探针将裸露的芯片与测试机连接，从而进行的芯片测试就是CP测试。

     测试对象：整片晶圆上的所有芯片（Die）

     测试时机：晶圆制造完成（Front-End）后，封装（Back-End）前

     测试目标：筛选出功能不良或参数超标的芯片，避免将坏芯片送入封装环节，从而节省封装成本并提高最终产品的良率。

     Wafer制作完成之后，由于工艺原因引入的各种制造缺陷，分布在Wafer上的裸DIE中会有一定量的残次品。CP测试的目的就是在封装前将这些残次品找出来（Wafer Sort），从而提高出厂的良品率，缩减后续封测的成本。

     良率监控与分析：通过测试结果统计每片晶圆的良率（Yield），帮助制造部门分析工艺缺陷来源；识别晶圆上的“坏点”分布（如边缘失效、中心失效等），优化制造流程。

     成本控制：封装成本远高于晶圆制造成本。若将不良芯片封装，会造成巨大浪；CP测试可提前剔除坏芯片，仅对好芯片（Known Good Die, KGD）进行封装，显著降低整体成本。

     功能验证：验证芯片基本功能是否正常，如数字逻辑、模拟性能、存储器读写、I/O接口等；检测短路、开路、漏电等制造缺陷。

     参数测试（DC/AC Test）：供电电流（IDD/IDDQ）；输入漏电流（IIH/IIL）；输出驱动能力；时钟频率、建立/保持时间等时序参数；测量关键电气参数。

     为后续测试提供数据支持：CP测试结果可用于FT（Final Test）阶段的分级（Speed Binning）、修复（Repair）或调试。

     而且通常在芯片封装时，有些管脚会被封装在内部，导致有些功能无法在封装后进行测试，只能在CP中测试。

     CP测试是半导体制造中“质量守门员”的角色，通过早期缺陷检测、工艺优化和资源分档，显著提升生产效率、降低成本，并保障芯片性能与可靠性。随着制程节点向更小尺寸演进（如2nm及以下），CP测试的精度和速度要求将进一步提升，成为芯片产业竞争力的关键环节。

本文章转载自网络，如有侵权请联系删除，谢谢！