在真正的量产线上，有一道非常现实、非常残酷的关卡：芯片还没有被切割、封装之前，就要先在整片晶圆上接受电性测试。这一步通常被称为CP（Chip Probing，晶圆级芯片探针测试），也常被叫作Wafer Sort（晶圆分选）或Wafer Test（晶圆测试）。 

     CP测试现场通常由三类核心设备构成：ATE（Automated Test Equipment，自动测试设备）、Prober（Wafer Prober，晶圆探针台）和Probe Card（探针卡）。

     ATE负责施加电压、电流、时钟、数字激励、射频信号，并采集返回结果；

     探针台负责把晶圆精确移动到测试位置，让每一颗Die依次对准探针；

     探针卡则像一座“微型桥梁”，把ATE的测试通道连接到芯片的焊盘或凸点上。

     测试时，探针卡上的针尖会轻微下压，与晶圆表面形成可靠接触，这个动作叫Touchdown（触针接触）。在量产线上，CP测试并不是只测一颗芯片，而是按照测试程序逐颗扫描整片晶圆。每颗Die的结果会被记录下来，形成Wafer Map（晶圆图）。晶圆图会标出每颗Die的坐标、通过/失败结果、失败项目、Bin号、关键电性参数等。后续切割和封装环节就靠这张图决定哪些Die被拾取，哪些Die被跳过。CP测试的主要步骤有哪些？

     开短路测试：CP测试最先做的，是最基础的连接检查。最典型的项目是OS（Open/Short，开短路测试），也叫Continuity Test（连续性测试）或Contact Test（接触测试）。ATE通过PMU（Parametric Measurement Unit，参数测量单元）或PPMU（Per-Pin Parametric Measurement Unit，逐引脚参数测量单元）向某个Pin（引脚）施加小电流，然后测量电压响应。如果这一步不过，后续测再多高级参数也没有意义。

     DC参数测试：通过开短路之后，CP测试会进入DC（Direct Current，直流）参数测试。DC参数衡量的是芯片在静态或准静态条件下的基本电性表现，对数字IC（Integrated Circuit，集成电路）来说，常见DC项目包括输入电平、输出电平、输入漏电、输出驱动能力和电源电流。其中非常关键的一类是功耗和漏电测试。

     功能测试：对数字芯片来说，ATE会向DUT（Device Under Test，被测器件）输入测试向量，也就是一组经过设计的0/1激励，再比较芯片输出是否符合预期。简单芯片可以根据真值表直接生成测试向量；复杂SoC（System on Chip，片上系统）则往往依赖DFT（Design For Testability，可测性设计）结构。典型DFT手段包括Scan Test（扫描测试）、ATPG（Automatic Test Pattern Generation，自动测试向量生成）、LBIST（Logic Built-In Self-Test，逻辑内建自测试）、MBIST（Memory Built-In Self-Test，存储器内建自测试）和JTAG（Joint Test Action Group，联合测试行动组，也常指边界扫描接口）。这些机制的目的，是让测试设备能够更容易地控制芯片内部节点、观察内部状态，从而提升故障覆盖率。

     AC参数测试：对数字芯片来说，AC测试会检查Propagation Delay（传播延迟）、Rise Time（上升时间）、Fall Time（下降时间）、Setup Time（建立时间）、Hold Time（保持时间）、Pulse Width（脉冲宽度）和Fmax（Maximum Operating Frequency，最高工作频率）。这些项目决定芯片是否能在目标频率下稳定工作。同一片晶圆上的Die，由于局部工艺波动、晶圆中心与边缘差异、晶体管阈值偏移、互连电阻变化等原因，性能并不完全一致。测试程序会根据速度、电压、功耗等指标，把它们分到不同Bin里。

     CP测试结束后，每颗Die都会得到一个结果。最直观的是Pass Die（通过芯片）和Fail Die（失败芯片），但真实生产里通常更细，会有多个Bin。这些Bin信息会汇总到Wafer Map中。工程师可以通过晶圆图观察失效分布。CP测试不只是“质量检验”，也是工艺反馈系统。未来的CP测试不会只是“用探针量电压电流”，而会越来越像一个数据驱动的质量决策系统。它连接设计、制造、封装、测试、良率、可靠性和供应链，是半导体制造中最容易被忽略、却极其关键的一环。

本文章转载自网络，如有侵权请联系删除，谢谢！